Sviluppo di un front-end microelettronico criogenico a basso rumore per rivelatori a semiconduttore

Questa ricerca verte sullo sviluppo di un circuito integrato innovativo di "front end" per rivelatori al germanio iperpuro (HPGe), da utilizzarsi in esperimenti di fisica nucleare e subnucleare. In particolare si vuole implementare in forma monolitica una tecnologia circuitale che consenta: (a) di ridurre il tempo morto dovuto alla saturazione del preamplificatore causata da hit di particelle cariche di background (pioni, kaoni, ecc., previsti ad es. negli esperimenti con fasci radioattivi) e (b) di estendere molto significativamente il range dinamico delle misure (per poter studiare ad es. le risonanze nucleari giganti). Per ottenere questo obbiettivo si pensa di utilizzare un circuito "add on" tempo-variante che produca un reset forzato rapido del preamplificatore in corrispondenza ai segnali di elevata ampiezza ("soprassoglia"), restando invece inattivo per segnali di ampiezza tipica ove il reset sia di tipo classico a scarica resistiva. L'ampiezza dei segnali soprassoglia può poi essere ricostruita dal tempo di reset (tecnica del "Time over Threshold", ToT). Una tale tecnologia circuitale è stata ideata alcuni anni or sono dal nostro gruppo di ricerca ed è stata dimostrata per mezzo di circuiti a componenti discreti. Obbiettivo di questa ricerca è lo studio e la realizzazione in forma integrata di tale tecnologia. La realizzazione di circuiti di "front end" in forma monolitica sta prendendo oggi sempre più piede negli apparati ad alte densità di canali di rivelazione (rivelatori a "pixel", a "pad" o a microstrisce) e negli esperimenti in cui le richieste di radiopurezza costringano a contenere il più possibile la massa dell'elettronica alloggiata vicino al rivelatore (esperimenti su decadimenti rari). La difficoltà principale consiste nel raggiungimento delle performance richieste, cioè una risoluzione tipica dell'uno per mille per eventi da 1 MeV, un ampio range dinamico, un ridotto tempo morto, pur con le basse tensioni di alimentazione disponibili nelle tecnologie scalate dei circuiti integrati. Contestualmente il chip deve essere in grado di funzionare a temperature criogeniche. Ci proponiamo di progettare e realizzare un circuito in tecnologia CMOS-0.35um-5V che consenta di soddisfare alle specifiche menzionate.