L'interesse crescente per i protocolli di crittografia quantistica è dovuto alla loro capacità di individuare immediatamente qualunque tentativo di attacco al processo di generazione e di scambio di chiave.
Il protocollo BB84 comunemente usato (C. Bennet e G. Brassard 1984) utilizza la proprietà quantistica che gli stati polarizzati ortogonalmente possono essere completamente discriminati, e quindi possono essere usati per codificare informazione.
Il sistema che si intende sviluppare adotterà il protocollo BB84 opportunamente adeguato ed è focalizzato sull'obiettivo di realizzare un dispositivo compatto e a basso costo da utilizzare su dispositivi mobili in connessione con terminali ATM (bancomat). Poiché la lunghezza della tratta in aria libera rappresenta un importante fattore critico, le brevi distanze in gioco rendono praticabile l'obiettivo proposto.
La strumentazione hardware include due PC veloci con scheda di acquisizione, trasmettitore a 4 canali e 4 diodi led ad alta efficienza, ricevitore con 4 fotomoltiplicatori, filtri polarizzati, lenti e prismi ottici appropriati.
Il circuito hardware è composto da due schede elettroniche custom (trasmettitore e ricevitore): per la parte di trasmissione è necessario pilotare i 4 emettitori led. Un opportuno ricevitore a quattro canali sarà provvisto di dispositivi fotomoltiplicatori di luce.
Le due schede così realizzate vengono a loro volta gestite da due computer separati corredati di appositi software atti a generare e decodificare i segnali.
La trasmissione viene generata dal software del primo PC e convogliata verso l'uscita I/O con quattro bit. Il primo bit genera un segnale di sincronismo necessario a mantenere in fase la trasmissione, il secondo genera la stringa dei dati da trasmettere, il terzo e quarto bit generano un numero binario casuale compreso tra 1 e 4, che determina su quale led verrà trasmesso il bit del dato.
Tutto il processo è reso coincidente dal clock di sincronismo.
Il processo di ricezione deve ricostruire in modo attendibile la stringa dei dati.
Sull'ingresso I/O del secondo PC vengono ricevuti i bit inviati dalla scheda elettronica dopo un trattamento di amplificazione, elaborazione e adattamento di livelli.
Sugli ingressi I/O sono presenti in sequenza casuale i vari segnali forniti dai quattro ricevitori.
Il software deve sincronizzare i segnali con la stessa frequenza di clock del trasmettitore e ricostruire la stringa dei dati trasmessa.
La stringa dei dati può essere costituita da una normale sequenza di bit standard (8N1).
Altri moduli software saranno comunque necessari per ottimizzare le prestazioni del sistema, attraverso le fasi di Error Correction e di Privacy Amplification.
Il gruppo di ricerca è costituito da due fisici, un matematico, un elettronico e due informatici, ed ha sviluppato competenze nell'ambito della quantum information teorica ed applicata, della progettazione elettronica digitale e dello sviluppo di firmware.